x86-asm: Consolidate insn descriptions

Use OPC_BWLX and OPC_WLX in i386-asm.h and x86_64-asm.h to reduce number of differences between both.

Michael Matz committed 10 years ago

Commit 080ec9f1 parent 5e4d0713 files · +181 −179Browse files

Unified · Split

3 files

i386-asm.c +2 −0
i386-asm.h +95 −95
x86_64-asm.h +84 −84

@@ -46,8 +46,10 @@ · 45 unmodified lines
46	46	# define OPC_WLQ 0x1000 /* accepts w, l, q or no suffix */
47	47	# define OPC_BWLQ (OPC_B \| OPC_WLQ) /* accepts b, w, l, q or no suffix */
48	48	# define OPC_WLX OPC_WLQ
	49	+# define OPC_BWLX OPC_BWLQ
49	50	#else
50	51	# define OPC_WLX OPC_WL
	52	+# define OPC_BWLX OPC_BWL
51	53	#endif
52	54
53	55	#define OPC_GROUP_SHIFT 13

i386-asm.h+95−95

@@ -38,40 +38,40 @@ · 37 unmodified lines
38	38	DEF_ASM_OP0(xlat, 0xd7)
39	39
40	40	/* strings */
41		−ALT(DEF_ASM_OP0L(cmpsb, 0xa6, 0, OPC_BWL))
42		−ALT(DEF_ASM_OP0L(scmpb, 0xa6, 0, OPC_BWL))
	41	+ALT(DEF_ASM_OP0L(cmpsb, 0xa6, 0, OPC_BWLX))
	42	+ALT(DEF_ASM_OP0L(scmpb, 0xa6, 0, OPC_BWLX))
43	43
44	44	ALT(DEF_ASM_OP0L(insb, 0x6c, 0, OPC_BWL))
45	45	ALT(DEF_ASM_OP0L(outsb, 0x6e, 0, OPC_BWL))
46	46
47		−ALT(DEF_ASM_OP0L(lodsb, 0xac, 0, OPC_BWL))
48		−ALT(DEF_ASM_OP0L(slodb, 0xac, 0, OPC_BWL))
	47	+ALT(DEF_ASM_OP0L(lodsb, 0xac, 0, OPC_BWLX))
	48	+ALT(DEF_ASM_OP0L(slodb, 0xac, 0, OPC_BWLX))
49	49
50		−ALT(DEF_ASM_OP0L(movsb, 0xa4, 0, OPC_BWL))
51		−ALT(DEF_ASM_OP0L(smovb, 0xa4, 0, OPC_BWL))
	50	+ALT(DEF_ASM_OP0L(movsb, 0xa4, 0, OPC_BWLX))
	51	+ALT(DEF_ASM_OP0L(smovb, 0xa4, 0, OPC_BWLX))
52	52
53		−ALT(DEF_ASM_OP0L(scasb, 0xae, 0, OPC_BWL))
54		−ALT(DEF_ASM_OP0L(sscab, 0xae, 0, OPC_BWL))
	53	+ALT(DEF_ASM_OP0L(scasb, 0xae, 0, OPC_BWLX))
	54	+ALT(DEF_ASM_OP0L(sscab, 0xae, 0, OPC_BWLX))
55	55
56		−ALT(DEF_ASM_OP0L(stosb, 0xaa, 0, OPC_BWL))
57		−ALT(DEF_ASM_OP0L(sstob, 0xaa, 0, OPC_BWL))
	56	+ALT(DEF_ASM_OP0L(stosb, 0xaa, 0, OPC_BWLX))
	57	+ALT(DEF_ASM_OP0L(sstob, 0xaa, 0, OPC_BWLX))
58	58
59	59	/* bits */
60	60
61		−ALT(DEF_ASM_OP2(bsfw, 0x0fbc, 0, OPC_MODRM \| OPC_WL, OPT_REGW \| OPT_EA, OPT_REGW))
62		−ALT(DEF_ASM_OP2(bsrw, 0x0fbd, 0, OPC_MODRM \| OPC_WL, OPT_REGW \| OPT_EA, OPT_REGW))
	61	+ALT(DEF_ASM_OP2(bsfw, 0x0fbc, 0, OPC_MODRM \| OPC_WLX, OPT_REGW \| OPT_EA, OPT_REGW))
	62	+ALT(DEF_ASM_OP2(bsrw, 0x0fbd, 0, OPC_MODRM \| OPC_WLX, OPT_REGW \| OPT_EA, OPT_REGW))
63	63
64		−ALT(DEF_ASM_OP2(btw, 0x0fa3, 0, OPC_MODRM \| OPC_WL, OPT_REGW, OPT_REGW \| OPT_EA))
65		−ALT(DEF_ASM_OP2(btw, 0x0fba, 4, OPC_MODRM \| OPC_WL, OPT_IM8, OPT_REGW \| OPT_EA))
	64	+ALT(DEF_ASM_OP2(btw, 0x0fa3, 0, OPC_MODRM \| OPC_WLX, OPT_REGW, OPT_REGW \| OPT_EA))
	65	+ALT(DEF_ASM_OP2(btw, 0x0fba, 4, OPC_MODRM \| OPC_WLX, OPT_IM8, OPT_REGW \| OPT_EA))
66	66
67		−ALT(DEF_ASM_OP2(btsw, 0x0fab, 0, OPC_MODRM \| OPC_WL, OPT_REGW, OPT_REGW \| OPT_EA))
68		−ALT(DEF_ASM_OP2(btsw, 0x0fba, 5, OPC_MODRM \| OPC_WL, OPT_IM8, OPT_REGW \| OPT_EA))
	67	+ALT(DEF_ASM_OP2(btsw, 0x0fab, 0, OPC_MODRM \| OPC_WLX, OPT_REGW, OPT_REGW \| OPT_EA))
	68	+ALT(DEF_ASM_OP2(btsw, 0x0fba, 5, OPC_MODRM \| OPC_WLX, OPT_IM8, OPT_REGW \| OPT_EA))
69	69
70		−ALT(DEF_ASM_OP2(btrw, 0x0fb3, 0, OPC_MODRM \| OPC_WL, OPT_REGW, OPT_REGW \| OPT_EA))
71		−ALT(DEF_ASM_OP2(btrw, 0x0fba, 6, OPC_MODRM \| OPC_WL, OPT_IM8, OPT_REGW \| OPT_EA))
	70	+ALT(DEF_ASM_OP2(btrw, 0x0fb3, 0, OPC_MODRM \| OPC_WLX, OPT_REGW, OPT_REGW \| OPT_EA))
	71	+ALT(DEF_ASM_OP2(btrw, 0x0fba, 6, OPC_MODRM \| OPC_WLX, OPT_IM8, OPT_REGW \| OPT_EA))
72	72
73		−ALT(DEF_ASM_OP2(btcw, 0x0fbb, 0, OPC_MODRM \| OPC_WL, OPT_REGW, OPT_REGW \| OPT_EA))
74		−ALT(DEF_ASM_OP2(btcw, 0x0fba, 7, OPC_MODRM \| OPC_WL, OPT_IM8, OPT_REGW \| OPT_EA))
	73	+ALT(DEF_ASM_OP2(btcw, 0x0fbb, 0, OPC_MODRM \| OPC_WLX, OPT_REGW, OPT_REGW \| OPT_EA))
	74	+ALT(DEF_ASM_OP2(btcw, 0x0fba, 7, OPC_MODRM \| OPC_WLX, OPT_IM8, OPT_REGW \| OPT_EA))
75	75
76	76	/* prefixes */
77	77	DEF_ASM_OP0(wait, 0x9b)
@@ -97,43 +97,43 @@ ALT(DEF_ASM_OP2(btcw, 0x0fba, 7, OPC_MODRM \| OPC_WL, OPT_IM8, OPT_REGW \| OPT_EA) · 19 unmodified lines
97	97	DEF_ASM_OP0(ud2, 0x0f0b)
98	98
99	99	/* NOTE: we took the same order as gas opcode definition order */
100		−ALT(DEF_ASM_OP2(movb, 0xa0, 0, OPC_BWL, OPT_ADDR, OPT_EAX))
101		−ALT(DEF_ASM_OP2(movb, 0xa2, 0, OPC_BWL, OPT_EAX, OPT_ADDR))
102		−ALT(DEF_ASM_OP2(movb, 0x88, 0, OPC_MODRM \| OPC_BWL, OPT_REG, OPT_EA \| OPT_REG))
103		−ALT(DEF_ASM_OP2(movb, 0x8a, 0, OPC_MODRM \| OPC_BWL, OPT_EA \| OPT_REG, OPT_REG))
104		−ALT(DEF_ASM_OP2(movb, 0xb0, 0, OPC_REG \| OPC_BWL, OPT_IM, OPT_REG))
105		−ALT(DEF_ASM_OP2(movb, 0xc6, 0, OPC_MODRM \| OPC_BWL, OPT_IM, OPT_REG \| OPT_EA))
106		−
107		−ALT(DEF_ASM_OP2(movw, 0x8c, 0, OPC_MODRM \| OPC_WL, OPT_SEG, OPT_EA \| OPT_REG))
108		−ALT(DEF_ASM_OP2(movw, 0x8e, 0, OPC_MODRM \| OPC_WL, OPT_EA \| OPT_REG, OPT_SEG))
109		−
110		−ALT(DEF_ASM_OP2(movw, 0x0f20, 0, OPC_MODRM \| OPC_WL, OPT_CR, OPT_REG32))
111		−ALT(DEF_ASM_OP2(movw, 0x0f21, 0, OPC_MODRM \| OPC_WL, OPT_DB, OPT_REG32))
112		−ALT(DEF_ASM_OP2(movw, 0x0f24, 0, OPC_MODRM \| OPC_WL, OPT_TR, OPT_REG32))
113		−ALT(DEF_ASM_OP2(movw, 0x0f22, 0, OPC_MODRM \| OPC_WL, OPT_REG32, OPT_CR))
114		−ALT(DEF_ASM_OP2(movw, 0x0f23, 0, OPC_MODRM \| OPC_WL, OPT_REG32, OPT_DB))
115		−ALT(DEF_ASM_OP2(movw, 0x0f26, 0, OPC_MODRM \| OPC_WL, OPT_REG32, OPT_TR))
	100	+ALT(DEF_ASM_OP2(movb, 0xa0, 0, OPC_BWLX, OPT_ADDR, OPT_EAX))
	101	+ALT(DEF_ASM_OP2(movb, 0xa2, 0, OPC_BWLX, OPT_EAX, OPT_ADDR))
	102	+ALT(DEF_ASM_OP2(movb, 0x88, 0, OPC_MODRM \| OPC_BWLX, OPT_REG, OPT_EA \| OPT_REG))
	103	+ALT(DEF_ASM_OP2(movb, 0x8a, 0, OPC_MODRM \| OPC_BWLX, OPT_EA \| OPT_REG, OPT_REG))
	104	+ALT(DEF_ASM_OP2(movb, 0xb0, 0, OPC_REG \| OPC_BWLX, OPT_IM, OPT_REG))
	105	+ALT(DEF_ASM_OP2(movb, 0xc6, 0, OPC_MODRM \| OPC_BWLX, OPT_IM, OPT_REG \| OPT_EA))
	106	+
	107	+ALT(DEF_ASM_OP2(movw, 0x8c, 0, OPC_MODRM \| OPC_WLX, OPT_SEG, OPT_EA \| OPT_REG))
	108	+ALT(DEF_ASM_OP2(movw, 0x8e, 0, OPC_MODRM \| OPC_WLX, OPT_EA \| OPT_REG, OPT_SEG))
	109	+
	110	+ALT(DEF_ASM_OP2(movw, 0x0f20, 0, OPC_MODRM \| OPC_WLX, OPT_CR, OPT_REG32))
	111	+ALT(DEF_ASM_OP2(movw, 0x0f21, 0, OPC_MODRM \| OPC_WLX, OPT_DB, OPT_REG32))
	112	+ALT(DEF_ASM_OP2(movw, 0x0f24, 0, OPC_MODRM \| OPC_WLX, OPT_TR, OPT_REG32))
	113	+ALT(DEF_ASM_OP2(movw, 0x0f22, 0, OPC_MODRM \| OPC_WLX, OPT_REG32, OPT_CR))
	114	+ALT(DEF_ASM_OP2(movw, 0x0f23, 0, OPC_MODRM \| OPC_WLX, OPT_REG32, OPT_DB))
	115	+ALT(DEF_ASM_OP2(movw, 0x0f26, 0, OPC_MODRM \| OPC_WLX, OPT_REG32, OPT_TR))
116	116
117	117	ALT(DEF_ASM_OP2(movsbl, 0x0fbe, 0, OPC_MODRM, OPT_REG8 \| OPT_EA, OPT_REG32))
118	118	ALT(DEF_ASM_OP2(movsbw, 0x0fbe, 0, OPC_MODRM \| OPC_D16, OPT_REG8 \| OPT_EA, OPT_REG16))
119	119	ALT(DEF_ASM_OP2(movswl, 0x0fbf, 0, OPC_MODRM, OPT_REG16 \| OPT_EA, OPT_REG32))
120		−ALT(DEF_ASM_OP2(movzbw, 0x0fb6, 0, OPC_MODRM \| OPC_WL, OPT_REG8 \| OPT_EA, OPT_REGW))
	120	+ALT(DEF_ASM_OP2(movzbw, 0x0fb6, 0, OPC_MODRM \| OPC_WLX, OPT_REG8 \| OPT_EA, OPT_REGW))
121	121	ALT(DEF_ASM_OP2(movzwl, 0x0fb7, 0, OPC_MODRM, OPT_REG16 \| OPT_EA, OPT_REG32))
122	122
123		−ALT(DEF_ASM_OP1(pushw, 0x50, 0, OPC_REG \| OPC_WL, OPT_REGW))
124		−ALT(DEF_ASM_OP1(pushw, 0xff, 6, OPC_MODRM \| OPC_WL, OPT_REGW \| OPT_EA))
125		−ALT(DEF_ASM_OP1(pushw, 0x6a, 0, OPC_WL, OPT_IM8S))
126		−ALT(DEF_ASM_OP1(pushw, 0x68, 0, OPC_WL, OPT_IM32))
127		−ALT(DEF_ASM_OP1(pushw, 0x06, 0, OPC_WL, OPT_SEG))
	123	+ALT(DEF_ASM_OP1(pushw, 0x50, 0, OPC_REG \| OPC_WLX, OPT_REGW))
	124	+ALT(DEF_ASM_OP1(pushw, 0xff, 6, OPC_MODRM \| OPC_WLX, OPT_REGW \| OPT_EA))
	125	+ALT(DEF_ASM_OP1(pushw, 0x6a, 0, OPC_WLX, OPT_IM8S))
	126	+ALT(DEF_ASM_OP1(pushw, 0x68, 0, OPC_WLX, OPT_IM32))
	127	+ALT(DEF_ASM_OP1(pushw, 0x06, 0, OPC_WLX, OPT_SEG))
128	128
129		−ALT(DEF_ASM_OP1(popw, 0x58, 0, OPC_REG \| OPC_WL, OPT_REGW))
130		−ALT(DEF_ASM_OP1(popw, 0x8f, 0, OPC_MODRM \| OPC_WL, OPT_REGW \| OPT_EA))
131		−ALT(DEF_ASM_OP1(popw, 0x07, 0, OPC_WL, OPT_SEG))
	129	+ALT(DEF_ASM_OP1(popw, 0x58, 0, OPC_REG \| OPC_WLX, OPT_REGW))
	130	+ALT(DEF_ASM_OP1(popw, 0x8f, 0, OPC_MODRM \| OPC_WLX, OPT_REGW \| OPT_EA))
	131	+ALT(DEF_ASM_OP1(popw, 0x07, 0, OPC_WLX, OPT_SEG))
132	132
133		−ALT(DEF_ASM_OP2(xchgw, 0x90, 0, OPC_REG \| OPC_WL, OPT_REGW, OPT_EAX))
134		−ALT(DEF_ASM_OP2(xchgw, 0x90, 0, OPC_REG \| OPC_WL, OPT_EAX, OPT_REGW))
135		−ALT(DEF_ASM_OP2(xchgb, 0x86, 0, OPC_MODRM \| OPC_BWL, OPT_REG, OPT_EA \| OPT_REG))
136		−ALT(DEF_ASM_OP2(xchgb, 0x86, 0, OPC_MODRM \| OPC_BWL, OPT_EA \| OPT_REG, OPT_REG))
	133	+ALT(DEF_ASM_OP2(xchgw, 0x90, 0, OPC_REG \| OPC_WLX, OPT_REGW, OPT_EAX))
	134	+ALT(DEF_ASM_OP2(xchgw, 0x90, 0, OPC_REG \| OPC_WLX, OPT_EAX, OPT_REGW))
	135	+ALT(DEF_ASM_OP2(xchgb, 0x86, 0, OPC_MODRM \| OPC_BWLX, OPT_REG, OPT_EA \| OPT_REG))
	136	+ALT(DEF_ASM_OP2(xchgb, 0x86, 0, OPC_MODRM \| OPC_BWLX, OPT_EA \| OPT_REG, OPT_REG))
137	137
138	138	ALT(DEF_ASM_OP2(inb, 0xe4, 0, OPC_BWL, OPT_IM8, OPT_EAX))
139	139	ALT(DEF_ASM_OP1(inb, 0xe4, 0, OPC_BWL, OPT_IM8))
@@ -145,7 +145,7 @@ ALT(DEF_ASM_OP1(outb, 0xe6, 0, OPC_BWL, OPT_IM8)) · 5 unmodified lines
145	145	ALT(DEF_ASM_OP2(outb, 0xee, 0, OPC_BWL, OPT_EAX, OPT_DX))
146	146	ALT(DEF_ASM_OP1(outb, 0xee, 0, OPC_BWL, OPT_DX))
147	147
148		−ALT(DEF_ASM_OP2(leaw, 0x8d, 0, OPC_MODRM \| OPC_WL, OPT_EA, OPT_REG))
	148	+ALT(DEF_ASM_OP2(leaw, 0x8d, 0, OPC_MODRM \| OPC_WLX, OPT_EA, OPT_REG))
149	149
150	150	ALT(DEF_ASM_OP2(les, 0xc4, 0, OPC_MODRM, OPT_EA, OPT_REG32))
151	151	ALT(DEF_ASM_OP2(lds, 0xc5, 0, OPC_MODRM, OPT_EA, OPT_REG32))
@@ -154,50 +154,50 @@ ALT(DEF_ASM_OP2(lfs, 0x0fb4, 0, OPC_MODRM, OPT_EA, OPT_REG32)) · 2 unmodified lines
154	154	ALT(DEF_ASM_OP2(lgs, 0x0fb5, 0, OPC_MODRM, OPT_EA, OPT_REG32))
155	155
156	156	/* arith */
157		−ALT(DEF_ASM_OP2(addb, 0x00, 0, OPC_ARITH \| OPC_MODRM \| OPC_BWL, OPT_REG, OPT_EA \| OPT_REG)) /* XXX: use D bit ? */
158		−ALT(DEF_ASM_OP2(addb, 0x02, 0, OPC_ARITH \| OPC_MODRM \| OPC_BWL, OPT_EA \| OPT_REG, OPT_REG))
159		−ALT(DEF_ASM_OP2(addb, 0x04, 0, OPC_ARITH \| OPC_BWL, OPT_IM, OPT_EAX))
160		−ALT(DEF_ASM_OP2(addb, 0x80, 0, OPC_ARITH \| OPC_MODRM \| OPC_BWL, OPT_IM, OPT_EA \| OPT_REG))
161		−ALT(DEF_ASM_OP2(addw, 0x83, 0, OPC_ARITH \| OPC_MODRM \| OPC_WL, OPT_IM8S, OPT_EA \| OPT_REG))
162		−
163		−ALT(DEF_ASM_OP2(testb, 0x84, 0, OPC_MODRM \| OPC_BWL, OPT_REG, OPT_EA \| OPT_REG))
164		−ALT(DEF_ASM_OP2(testb, 0x84, 0, OPC_MODRM \| OPC_BWL, OPT_EA \| OPT_REG, OPT_REG))
165		−ALT(DEF_ASM_OP2(testb, 0xa8, 0, OPC_BWL, OPT_IM, OPT_EAX))
166		−ALT(DEF_ASM_OP2(testb, 0xf6, 0, OPC_MODRM \| OPC_BWL, OPT_IM, OPT_EA \| OPT_REG))
167		−
168		−ALT(DEF_ASM_OP1(incw, 0x40, 0, OPC_REG \| OPC_WL, OPT_REGW))
169		−ALT(DEF_ASM_OP1(incb, 0xfe, 0, OPC_MODRM \| OPC_BWL, OPT_REG \| OPT_EA))
170		−ALT(DEF_ASM_OP1(decw, 0x48, 0, OPC_REG \| OPC_WL, OPT_REGW))
171		−ALT(DEF_ASM_OP1(decb, 0xfe, 1, OPC_MODRM \| OPC_BWL, OPT_REG \| OPT_EA))
172		−
173		−ALT(DEF_ASM_OP1(notb, 0xf6, 2, OPC_MODRM \| OPC_BWL, OPT_REG \| OPT_EA))
174		−ALT(DEF_ASM_OP1(negb, 0xf6, 3, OPC_MODRM \| OPC_BWL, OPT_REG \| OPT_EA))
175		−
176		−ALT(DEF_ASM_OP1(mulb, 0xf6, 4, OPC_MODRM \| OPC_BWL, OPT_REG \| OPT_EA))
177		−ALT(DEF_ASM_OP1(imulb, 0xf6, 5, OPC_MODRM \| OPC_BWL, OPT_REG \| OPT_EA))
178		−
179		−ALT(DEF_ASM_OP2(imulw, 0x0faf, 0, OPC_MODRM \| OPC_WL, OPT_REG \| OPT_EA, OPT_REG))
180		−ALT(DEF_ASM_OP3(imulw, 0x6b, 0, OPC_MODRM \| OPC_WL, OPT_IM8S, OPT_REGW \| OPT_EA, OPT_REGW))
181		−ALT(DEF_ASM_OP2(imulw, 0x6b, 0, OPC_MODRM \| OPC_WL, OPT_IM8S, OPT_REGW))
182		−ALT(DEF_ASM_OP3(imulw, 0x69, 0, OPC_MODRM \| OPC_WL, OPT_IMW, OPT_REGW \| OPT_EA, OPT_REGW))
183		−ALT(DEF_ASM_OP2(imulw, 0x69, 0, OPC_MODRM \| OPC_WL, OPT_IMW, OPT_REGW))
184		−
185		−ALT(DEF_ASM_OP1(divb, 0xf6, 6, OPC_MODRM \| OPC_BWL, OPT_REG \| OPT_EA))
186		−ALT(DEF_ASM_OP2(divb, 0xf6, 6, OPC_MODRM \| OPC_BWL, OPT_REG \| OPT_EA, OPT_EAX))
187		−ALT(DEF_ASM_OP1(idivb, 0xf6, 7, OPC_MODRM \| OPC_BWL, OPT_REG \| OPT_EA))
188		−ALT(DEF_ASM_OP2(idivb, 0xf6, 7, OPC_MODRM \| OPC_BWL, OPT_REG \| OPT_EA, OPT_EAX))
	157	+ALT(DEF_ASM_OP2(addb, 0x00, 0, OPC_ARITH \| OPC_MODRM \| OPC_BWLX, OPT_REG, OPT_EA \| OPT_REG)) /* XXX: use D bit ? */
	158	+ALT(DEF_ASM_OP2(addb, 0x02, 0, OPC_ARITH \| OPC_MODRM \| OPC_BWLX, OPT_EA \| OPT_REG, OPT_REG))
	159	+ALT(DEF_ASM_OP2(addb, 0x04, 0, OPC_ARITH \| OPC_BWLX, OPT_IM, OPT_EAX))
	160	+ALT(DEF_ASM_OP2(addb, 0x80, 0, OPC_ARITH \| OPC_MODRM \| OPC_BWLX, OPT_IM, OPT_EA \| OPT_REG))
	161	+ALT(DEF_ASM_OP2(addw, 0x83, 0, OPC_ARITH \| OPC_MODRM \| OPC_WLX, OPT_IM8S, OPT_EA \| OPT_REG))
	162	+
	163	+ALT(DEF_ASM_OP2(testb, 0x84, 0, OPC_MODRM \| OPC_BWLX, OPT_REG, OPT_EA \| OPT_REG))
	164	+ALT(DEF_ASM_OP2(testb, 0x84, 0, OPC_MODRM \| OPC_BWLX, OPT_EA \| OPT_REG, OPT_REG))
	165	+ALT(DEF_ASM_OP2(testb, 0xa8, 0, OPC_BWLX, OPT_IM, OPT_EAX))
	166	+ALT(DEF_ASM_OP2(testb, 0xf6, 0, OPC_MODRM \| OPC_BWLX, OPT_IM, OPT_EA \| OPT_REG))
	167	+
	168	+ALT(DEF_ASM_OP1(incw, 0x40, 0, OPC_REG \| OPC_WLX, OPT_REGW))
	169	+ALT(DEF_ASM_OP1(incb, 0xfe, 0, OPC_MODRM \| OPC_BWLX, OPT_REG \| OPT_EA))
	170	+ALT(DEF_ASM_OP1(decw, 0x48, 0, OPC_REG \| OPC_WLX, OPT_REGW))
	171	+ALT(DEF_ASM_OP1(decb, 0xfe, 1, OPC_MODRM \| OPC_BWLX, OPT_REG \| OPT_EA))
	172	+
	173	+ALT(DEF_ASM_OP1(notb, 0xf6, 2, OPC_MODRM \| OPC_BWLX, OPT_REG \| OPT_EA))
	174	+ALT(DEF_ASM_OP1(negb, 0xf6, 3, OPC_MODRM \| OPC_BWLX, OPT_REG \| OPT_EA))
	175	+
	176	+ALT(DEF_ASM_OP1(mulb, 0xf6, 4, OPC_MODRM \| OPC_BWLX, OPT_REG \| OPT_EA))
	177	+ALT(DEF_ASM_OP1(imulb, 0xf6, 5, OPC_MODRM \| OPC_BWLX, OPT_REG \| OPT_EA))
	178	+
	179	+ALT(DEF_ASM_OP2(imulw, 0x0faf, 0, OPC_MODRM \| OPC_WLX, OPT_REG \| OPT_EA, OPT_REG))
	180	+ALT(DEF_ASM_OP3(imulw, 0x6b, 0, OPC_MODRM \| OPC_WLX, OPT_IM8S, OPT_REGW \| OPT_EA, OPT_REGW))
	181	+ALT(DEF_ASM_OP2(imulw, 0x6b, 0, OPC_MODRM \| OPC_WLX, OPT_IM8S, OPT_REGW))
	182	+ALT(DEF_ASM_OP3(imulw, 0x69, 0, OPC_MODRM \| OPC_WLX, OPT_IMW, OPT_REGW \| OPT_EA, OPT_REGW))
	183	+ALT(DEF_ASM_OP2(imulw, 0x69, 0, OPC_MODRM \| OPC_WLX, OPT_IMW, OPT_REGW))
	184	+
	185	+ALT(DEF_ASM_OP1(divb, 0xf6, 6, OPC_MODRM \| OPC_BWLX, OPT_REG \| OPT_EA))
	186	+ALT(DEF_ASM_OP2(divb, 0xf6, 6, OPC_MODRM \| OPC_BWLX, OPT_REG \| OPT_EA, OPT_EAX))
	187	+ALT(DEF_ASM_OP1(idivb, 0xf6, 7, OPC_MODRM \| OPC_BWLX, OPT_REG \| OPT_EA))
	188	+ALT(DEF_ASM_OP2(idivb, 0xf6, 7, OPC_MODRM \| OPC_BWLX, OPT_REG \| OPT_EA, OPT_EAX))
189	189
190	190	/* shifts */
191		−ALT(DEF_ASM_OP2(rolb, 0xc0, 0, OPC_MODRM \| OPC_BWL \| OPC_SHIFT, OPT_IM8, OPT_EA \| OPT_REG))
192		−ALT(DEF_ASM_OP2(rolb, 0xd2, 0, OPC_MODRM \| OPC_BWL \| OPC_SHIFT, OPT_CL, OPT_EA \| OPT_REG))
193		−ALT(DEF_ASM_OP1(rolb, 0xd0, 0, OPC_MODRM \| OPC_BWL \| OPC_SHIFT, OPT_EA \| OPT_REG))
	191	+ALT(DEF_ASM_OP2(rolb, 0xc0, 0, OPC_MODRM \| OPC_BWLX \| OPC_SHIFT, OPT_IM8, OPT_EA \| OPT_REG))
	192	+ALT(DEF_ASM_OP2(rolb, 0xd2, 0, OPC_MODRM \| OPC_BWLX \| OPC_SHIFT, OPT_CL, OPT_EA \| OPT_REG))
	193	+ALT(DEF_ASM_OP1(rolb, 0xd0, 0, OPC_MODRM \| OPC_BWLX \| OPC_SHIFT, OPT_EA \| OPT_REG))
194	194
195		−ALT(DEF_ASM_OP3(shldw, 0x0fa4, 0, OPC_MODRM \| OPC_WL, OPT_IM8, OPT_REGW, OPT_EA \| OPT_REGW))
196		−ALT(DEF_ASM_OP3(shldw, 0x0fa5, 0, OPC_MODRM \| OPC_WL, OPT_CL, OPT_REGW, OPT_EA \| OPT_REGW))
197		−ALT(DEF_ASM_OP2(shldw, 0x0fa5, 0, OPC_MODRM \| OPC_WL, OPT_REGW, OPT_EA \| OPT_REGW))
198		−ALT(DEF_ASM_OP3(shrdw, 0x0fac, 0, OPC_MODRM \| OPC_WL, OPT_IM8, OPT_REGW, OPT_EA \| OPT_REGW))
199		−ALT(DEF_ASM_OP3(shrdw, 0x0fad, 0, OPC_MODRM \| OPC_WL, OPT_CL, OPT_REGW, OPT_EA \| OPT_REGW))
200		−ALT(DEF_ASM_OP2(shrdw, 0x0fad, 0, OPC_MODRM \| OPC_WL, OPT_REGW, OPT_EA \| OPT_REGW))
	195	+ALT(DEF_ASM_OP3(shldw, 0x0fa4, 0, OPC_MODRM \| OPC_WLX, OPT_IM8, OPT_REGW, OPT_EA \| OPT_REGW))
	196	+ALT(DEF_ASM_OP3(shldw, 0x0fa5, 0, OPC_MODRM \| OPC_WLX, OPT_CL, OPT_REGW, OPT_EA \| OPT_REGW))
	197	+ALT(DEF_ASM_OP2(shldw, 0x0fa5, 0, OPC_MODRM \| OPC_WLX, OPT_REGW, OPT_EA \| OPT_REGW))
	198	+ALT(DEF_ASM_OP3(shrdw, 0x0fac, 0, OPC_MODRM \| OPC_WLX, OPT_IM8, OPT_REGW, OPT_EA \| OPT_REGW))
	199	+ALT(DEF_ASM_OP3(shrdw, 0x0fad, 0, OPC_MODRM \| OPC_WLX, OPT_CL, OPT_REGW, OPT_EA \| OPT_REGW))
	200	+ALT(DEF_ASM_OP2(shrdw, 0x0fad, 0, OPC_MODRM \| OPC_WLX, OPT_REGW, OPT_EA \| OPT_REGW))
201	201
202	202	ALT(DEF_ASM_OP1(call, 0xff, 2, OPC_MODRM, OPT_INDIR))
203	203	ALT(DEF_ASM_OP1(call, 0xe8, 0, OPC_JMP, OPT_ADDR))
@@ -346,7 +346,7 @@ ALT(DEF_ASM_OP1(fstsw, 0xdd, 7, OPC_MODRM \| OPC_FWAIT, OPT_EA )) · 142 unmodified lines
346	346	DEF_ASM_OP1(lidt, 0x0f01, 3, OPC_MODRM, OPT_EA)
347	347	DEF_ASM_OP1(lldt, 0x0f00, 2, OPC_MODRM, OPT_EA \| OPT_REG)
348	348	DEF_ASM_OP1(lmsw, 0x0f01, 6, OPC_MODRM, OPT_EA \| OPT_REG)
349		−ALT(DEF_ASM_OP2(lslw, 0x0f03, 0, OPC_MODRM \| OPC_WL, OPT_EA \| OPT_REG, OPT_REG))
	349	+ALT(DEF_ASM_OP2(lslw, 0x0f03, 0, OPC_MODRM \| OPC_WLX, OPT_EA \| OPT_REG, OPT_REG))
350	350	DEF_ASM_OP1(ltr, 0x0f00, 3, OPC_MODRM, OPT_EA \| OPT_REG)
351	351	DEF_ASM_OP1(sgdt, 0x0f01, 0, OPC_MODRM, OPT_EA)
352	352	DEF_ASM_OP1(sidt, 0x0f01, 1, OPC_MODRM, OPT_EA)
@@ -358,8 +358,8 @@ ALT(DEF_ASM_OP2(lslw, 0x0f03, 0, OPC_MODRM \| OPC_WL, OPT_EA \| OPT_REG, OPT_REG)) · 5 unmodified lines
358	358
359	359	/* 486 */
360	360	DEF_ASM_OP1(bswap, 0x0fc8, 0, OPC_REG, OPT_REG32 )
361		−ALT(DEF_ASM_OP2(xaddb, 0x0fc0, 0, OPC_MODRM \| OPC_BWL, OPT_REG, OPT_REG \| OPT_EA ))
362		−ALT(DEF_ASM_OP2(cmpxchgb, 0x0fb0, 0, OPC_MODRM \| OPC_BWL, OPT_REG, OPT_REG \| OPT_EA ))
	361	+ALT(DEF_ASM_OP2(xaddb, 0x0fc0, 0, OPC_MODRM \| OPC_BWLX, OPT_REG, OPT_REG \| OPT_EA ))
	362	+ALT(DEF_ASM_OP2(cmpxchgb, 0x0fb0, 0, OPC_MODRM \| OPC_BWLX, OPT_REG, OPT_REG \| OPT_EA ))
363	363	DEF_ASM_OP1(invlpg, 0x0f01, 7, OPC_MODRM, OPT_EA )
364	364
365	365	DEF_ASM_OP2(boundl, 0x62, 0, OPC_MODRM, OPT_REG32, OPT_EA)
@@ -369,7 +369,7 @@ ALT(DEF_ASM_OP2(cmpxchgb, 0x0fb0, 0, OPC_MODRM \| OPC_BWL, OPT_REG, OPT_REG \| OPT · 3 unmodified lines
369	369	DEF_ASM_OP1(cmpxchg8b, 0x0fc7, 1, OPC_MODRM, OPT_EA )
370	370
371	371	/* pentium pro */
372		− ALT(DEF_ASM_OP2(cmovo, 0x0f40, 0, OPC_MODRM \| OPC_TEST \| OPC_WL, OPT_REGW \| OPT_EA, OPT_REGW))
	372	+ALT(DEF_ASM_OP2(cmovo, 0x0f40, 0, OPC_MODRM \| OPC_TEST \| OPC_WLX, OPT_REGW \| OPT_EA, OPT_REGW))
373	373	DEF_ASM_OP2(fcmovb, 0xdac0, 0, OPC_REG, OPT_ST, OPT_ST0 )
374	374	DEF_ASM_OP2(fcmove, 0xdac8, 0, OPC_REG, OPT_ST, OPT_ST0 )
375	375	DEF_ASM_OP2(fcmovbe, 0xdad0, 0, OPC_REG, OPT_ST, OPT_ST0 )

x86_64-asm.h+84−84

@@ -38,40 +38,40 @@ · 37 unmodified lines
38	38	DEF_ASM_OP0(xlat, 0xd7)
39	39
40	40	/* strings */
41		−ALT(DEF_ASM_OP0L(cmpsb, 0xa6, 0, OPC_BWLQ))
42		−ALT(DEF_ASM_OP0L(scmpb, 0xa6, 0, OPC_BWLQ))
	41	+ALT(DEF_ASM_OP0L(cmpsb, 0xa6, 0, OPC_BWLX))
	42	+ALT(DEF_ASM_OP0L(scmpb, 0xa6, 0, OPC_BWLX))
43	43
44	44	ALT(DEF_ASM_OP0L(insb, 0x6c, 0, OPC_BWL))
45	45	ALT(DEF_ASM_OP0L(outsb, 0x6e, 0, OPC_BWL))
46	46
47		−ALT(DEF_ASM_OP0L(lodsb, 0xac, 0, OPC_BWLQ))
48		−ALT(DEF_ASM_OP0L(slodb, 0xac, 0, OPC_BWLQ))
	47	+ALT(DEF_ASM_OP0L(lodsb, 0xac, 0, OPC_BWLX))
	48	+ALT(DEF_ASM_OP0L(slodb, 0xac, 0, OPC_BWLX))
49	49
50		−ALT(DEF_ASM_OP0L(movsb, 0xa4, 0, OPC_BWLQ))
51		−ALT(DEF_ASM_OP0L(smovb, 0xa4, 0, OPC_BWLQ))
	50	+ALT(DEF_ASM_OP0L(movsb, 0xa4, 0, OPC_BWLX))
	51	+ALT(DEF_ASM_OP0L(smovb, 0xa4, 0, OPC_BWLX))
52	52
53		−ALT(DEF_ASM_OP0L(scasb, 0xae, 0, OPC_BWLQ))
54		−ALT(DEF_ASM_OP0L(sscab, 0xae, 0, OPC_BWLQ))
	53	+ALT(DEF_ASM_OP0L(scasb, 0xae, 0, OPC_BWLX))
	54	+ALT(DEF_ASM_OP0L(sscab, 0xae, 0, OPC_BWLX))
55	55
56		−ALT(DEF_ASM_OP0L(stosb, 0xaa, 0, OPC_BWLQ))
57		−ALT(DEF_ASM_OP0L(sstob, 0xaa, 0, OPC_BWLQ))
	56	+ALT(DEF_ASM_OP0L(stosb, 0xaa, 0, OPC_BWLX))
	57	+ALT(DEF_ASM_OP0L(sstob, 0xaa, 0, OPC_BWLX))
58	58
59	59	/* bits */
60	60
61		−ALT(DEF_ASM_OP2(bsfw, 0x0fbc, 0, OPC_MODRM \| OPC_WLQ, OPT_REGW \| OPT_EA, OPT_REGW))
62		−ALT(DEF_ASM_OP2(bsrw, 0x0fbd, 0, OPC_MODRM \| OPC_WLQ, OPT_REGW \| OPT_EA, OPT_REGW))
	61	+ALT(DEF_ASM_OP2(bsfw, 0x0fbc, 0, OPC_MODRM \| OPC_WLX, OPT_REGW \| OPT_EA, OPT_REGW))
	62	+ALT(DEF_ASM_OP2(bsrw, 0x0fbd, 0, OPC_MODRM \| OPC_WLX, OPT_REGW \| OPT_EA, OPT_REGW))
63	63
64		−ALT(DEF_ASM_OP2(btw, 0x0fa3, 0, OPC_MODRM \| OPC_WLQ, OPT_REGW, OPT_REGW \| OPT_EA))
65		−ALT(DEF_ASM_OP2(btw, 0x0fba, 4, OPC_MODRM \| OPC_WLQ, OPT_IM8, OPT_REGW \| OPT_EA))
	64	+ALT(DEF_ASM_OP2(btw, 0x0fa3, 0, OPC_MODRM \| OPC_WLX, OPT_REGW, OPT_REGW \| OPT_EA))
	65	+ALT(DEF_ASM_OP2(btw, 0x0fba, 4, OPC_MODRM \| OPC_WLX, OPT_IM8, OPT_REGW \| OPT_EA))
66	66
67		−ALT(DEF_ASM_OP2(btsw, 0x0fab, 0, OPC_MODRM \| OPC_WLQ, OPT_REGW, OPT_REGW \| OPT_EA))
68		−ALT(DEF_ASM_OP2(btsw, 0x0fba, 5, OPC_MODRM \| OPC_WLQ, OPT_IM8, OPT_REGW \| OPT_EA))
	67	+ALT(DEF_ASM_OP2(btsw, 0x0fab, 0, OPC_MODRM \| OPC_WLX, OPT_REGW, OPT_REGW \| OPT_EA))
	68	+ALT(DEF_ASM_OP2(btsw, 0x0fba, 5, OPC_MODRM \| OPC_WLX, OPT_IM8, OPT_REGW \| OPT_EA))
69	69
70		−ALT(DEF_ASM_OP2(btrw, 0x0fb3, 0, OPC_MODRM \| OPC_WLQ, OPT_REGW, OPT_REGW \| OPT_EA))
71		−ALT(DEF_ASM_OP2(btrw, 0x0fba, 6, OPC_MODRM \| OPC_WLQ, OPT_IM8, OPT_REGW \| OPT_EA))
	70	+ALT(DEF_ASM_OP2(btrw, 0x0fb3, 0, OPC_MODRM \| OPC_WLX, OPT_REGW, OPT_REGW \| OPT_EA))
	71	+ALT(DEF_ASM_OP2(btrw, 0x0fba, 6, OPC_MODRM \| OPC_WLX, OPT_IM8, OPT_REGW \| OPT_EA))
72	72
73		−ALT(DEF_ASM_OP2(btcw, 0x0fbb, 0, OPC_MODRM \| OPC_WLQ, OPT_REGW, OPT_REGW \| OPT_EA))
74		−ALT(DEF_ASM_OP2(btcw, 0x0fba, 7, OPC_MODRM \| OPC_WLQ, OPT_IM8, OPT_REGW \| OPT_EA))
	73	+ALT(DEF_ASM_OP2(btcw, 0x0fbb, 0, OPC_MODRM \| OPC_WLX, OPT_REGW, OPT_REGW \| OPT_EA))
	74	+ALT(DEF_ASM_OP2(btcw, 0x0fba, 7, OPC_MODRM \| OPC_WLX, OPT_IM8, OPT_REGW \| OPT_EA))
75	75
76	76	/* prefixes */
77	77	DEF_ASM_OP0(lock, 0xf0)
@@ -93,26 +93,26 @@ ALT(DEF_ASM_OP2(btcw, 0x0fba, 7, OPC_MODRM \| OPC_WLQ, OPT_IM8, OPT_REGW \| OPT_EA · 15 unmodified lines
93	93	/* NOTE: we took the same order as gas opcode definition order */
94	94	/* Right now we can't express the fact that 0xa1/0xa3 can't use $eax and a
95	95	32 bit moffset as operands.
96		−ALT(DEF_ASM_OP2(movb, 0xa0, 0, OPC_BWLQ, OPT_ADDR, OPT_EAX))
97		−ALT(DEF_ASM_OP2(movb, 0xa2, 0, OPC_BWLQ, OPT_EAX, OPT_ADDR)) */
98		−ALT(DEF_ASM_OP2(movb, 0x88, 0, OPC_MODRM \| OPC_BWLQ, OPT_REG, OPT_EA \| OPT_REG))
99		−ALT(DEF_ASM_OP2(movb, 0x8a, 0, OPC_MODRM \| OPC_BWLQ, OPT_EA \| OPT_REG, OPT_REG))
	96	+ALT(DEF_ASM_OP2(movb, 0xa0, 0, OPC_BWLX, OPT_ADDR, OPT_EAX))
	97	+ALT(DEF_ASM_OP2(movb, 0xa2, 0, OPC_BWLX, OPT_EAX, OPT_ADDR)) */
	98	+ALT(DEF_ASM_OP2(movb, 0x88, 0, OPC_MODRM \| OPC_BWLX, OPT_REG, OPT_EA \| OPT_REG))
	99	+ALT(DEF_ASM_OP2(movb, 0x8a, 0, OPC_MODRM \| OPC_BWLX, OPT_EA \| OPT_REG, OPT_REG))
100	100	/* The moves are special: the 0xb8 form supports IM64 (the only insn that
101	101	does) with REG64. It doesn't support IM32 with REG64, it would use
102	102	the full movabs form (64bit immediate). For IM32->REG64 we prefer
103	103	the 0xc7 opcode. So disallow all 64bit forms and code the rest by hand. */
104		−ALT(DEF_ASM_OP2(movb, 0xb0, 0, OPC_REG \| OPC_BWLQ, OPT_IM, OPT_REG))
	104	+ALT(DEF_ASM_OP2(movb, 0xb0, 0, OPC_REG \| OPC_BWLX, OPT_IM, OPT_REG))
105	105	ALT(DEF_ASM_OP2(mov, 0x48b8, 0, OPC_REG, OPT_IM64, OPT_REG64))
106	106	ALT(DEF_ASM_OP2(movq, 0x48b8, 0, OPC_REG, OPT_IM64, OPT_REG64))
107		−ALT(DEF_ASM_OP2(movb, 0xc6, 0, OPC_MODRM \| OPC_BWLQ, OPT_IM, OPT_REG \| OPT_EA))
	107	+ALT(DEF_ASM_OP2(movb, 0xc6, 0, OPC_MODRM \| OPC_BWLX, OPT_IM, OPT_REG \| OPT_EA))
108	108
109		−ALT(DEF_ASM_OP2(movw, 0x8c, 0, OPC_MODRM \| OPC_WLQ, OPT_SEG, OPT_EA \| OPT_REG))
110		−ALT(DEF_ASM_OP2(movw, 0x8e, 0, OPC_MODRM \| OPC_WLQ, OPT_EA \| OPT_REG, OPT_SEG))
	109	+ALT(DEF_ASM_OP2(movw, 0x8c, 0, OPC_MODRM \| OPC_WLX, OPT_SEG, OPT_EA \| OPT_REG))
	110	+ALT(DEF_ASM_OP2(movw, 0x8e, 0, OPC_MODRM \| OPC_WLX, OPT_EA \| OPT_REG, OPT_SEG))
111	111
112		−ALT(DEF_ASM_OP2(movw, 0x0f20, 0, OPC_MODRM \| OPC_WLQ, OPT_CR, OPT_REG64))
113		−ALT(DEF_ASM_OP2(movw, 0x0f21, 0, OPC_MODRM \| OPC_WLQ, OPT_DB, OPT_REG64))
114		−ALT(DEF_ASM_OP2(movw, 0x0f22, 0, OPC_MODRM \| OPC_WLQ, OPT_REG64, OPT_CR))
115		−ALT(DEF_ASM_OP2(movw, 0x0f23, 0, OPC_MODRM \| OPC_WLQ, OPT_REG64, OPT_DB))
	112	+ALT(DEF_ASM_OP2(movw, 0x0f20, 0, OPC_MODRM \| OPC_WLX, OPT_CR, OPT_REG64))
	113	+ALT(DEF_ASM_OP2(movw, 0x0f21, 0, OPC_MODRM \| OPC_WLX, OPT_DB, OPT_REG64))
	114	+ALT(DEF_ASM_OP2(movw, 0x0f22, 0, OPC_MODRM \| OPC_WLX, OPT_REG64, OPT_CR))
	115	+ALT(DEF_ASM_OP2(movw, 0x0f23, 0, OPC_MODRM \| OPC_WLX, OPT_REG64, OPT_DB))
116	116
117	117	ALT(DEF_ASM_OP2(movsbw, 0x0fbe, 0, OPC_MODRM \| OPC_D16, OPT_REG8 \| OPT_EA, OPT_REG16))
118	118	ALT(DEF_ASM_OP2(movsbl, 0x0fbe, 0, OPC_MODRM, OPT_REG8 \| OPT_EA, OPT_REG32))
@@ -120,29 +120,29 @@ ALT(DEF_ASM_OP2(movsbq, 0x0fbe, 0, OPC_MODRM, OPT_REG8 \| OPT_EA, OPT_REGW)) · 1 unmodified line
120	120	ALT(DEF_ASM_OP2(movswl, 0x0fbf, 0, OPC_MODRM, OPT_REG16 \| OPT_EA, OPT_REG32))
121	121	ALT(DEF_ASM_OP2(movswq, 0x0fbf, 0, OPC_MODRM, OPT_REG16 \| OPT_EA, OPT_REG))
122	122	ALT(DEF_ASM_OP2(movslq, 0x4863, 0, OPC_MODRM, OPT_REG32 \| OPT_EA, OPT_REG))
123		−ALT(DEF_ASM_OP2(movzbw, 0x0fb6, 0, OPC_MODRM \| OPC_WLQ, OPT_REG8 \| OPT_EA, OPT_REGW))
	123	+ALT(DEF_ASM_OP2(movzbw, 0x0fb6, 0, OPC_MODRM \| OPC_WLX, OPT_REG8 \| OPT_EA, OPT_REGW))
124	124	ALT(DEF_ASM_OP2(movzwl, 0x0fb7, 0, OPC_MODRM, OPT_REG16 \| OPT_EA, OPT_REG32))
125	125	ALT(DEF_ASM_OP2(movzwq, 0x0fb7, 0, OPC_MODRM, OPT_REG16 \| OPT_EA, OPT_REG))
126	126
127	127	ALT(DEF_ASM_OP1(pushq, 0x6a, 0, 0, OPT_IM8S))
128	128	ALT(DEF_ASM_OP1(push, 0x6a, 0, 0, OPT_IM8S))
129	129	ALT(DEF_ASM_OP1(pushw, 0x6a, 0, OPC_D16, OPT_IM8S))
130		−ALT(DEF_ASM_OP1(pushw, 0x50, 0, OPC_REG \| OPC_WLQ, OPT_REG64))
131		−ALT(DEF_ASM_OP1(pushw, 0x50, 0, OPC_REG \| OPC_WLQ, OPT_REG16))
132		−ALT(DEF_ASM_OP1(pushw, 0xff, 6, OPC_MODRM \| OPC_WLQ, OPT_REG64 \| OPT_EA))
	130	+ALT(DEF_ASM_OP1(pushw, 0x50, 0, OPC_REG \| OPC_WLX, OPT_REG64))
	131	+ALT(DEF_ASM_OP1(pushw, 0x50, 0, OPC_REG \| OPC_WLX, OPT_REG16))
	132	+ALT(DEF_ASM_OP1(pushw, 0xff, 6, OPC_MODRM \| OPC_WLX, OPT_REG64 \| OPT_EA))
133	133	ALT(DEF_ASM_OP1(pushw, 0x68, 0, OPC_D16, OPT_IM16))
134		−ALT(DEF_ASM_OP1(pushw, 0x68, 0, OPC_WLQ, OPT_IM32))
135		−ALT(DEF_ASM_OP1(pushw, 0x06, 0, OPC_WLQ, OPT_SEG))
	134	+ALT(DEF_ASM_OP1(pushw, 0x68, 0, OPC_WLX, OPT_IM32))
	135	+ALT(DEF_ASM_OP1(pushw, 0x06, 0, OPC_WLX, OPT_SEG))
136	136
137		−ALT(DEF_ASM_OP1(popw, 0x58, 0, OPC_REG \| OPC_WLQ, OPT_REG64))
138		−ALT(DEF_ASM_OP1(popw, 0x58, 0, OPC_REG \| OPC_WLQ, OPT_REG16))
139		−ALT(DEF_ASM_OP1(popw, 0x8f, 0, OPC_MODRM \| OPC_WLQ, OPT_REGW \| OPT_EA))
140		−ALT(DEF_ASM_OP1(popw, 0x07, 0, OPC_WLQ, OPT_SEG))
	137	+ALT(DEF_ASM_OP1(popw, 0x58, 0, OPC_REG \| OPC_WLX, OPT_REG64))
	138	+ALT(DEF_ASM_OP1(popw, 0x58, 0, OPC_REG \| OPC_WLX, OPT_REG16))
	139	+ALT(DEF_ASM_OP1(popw, 0x8f, 0, OPC_MODRM \| OPC_WLX, OPT_REGW \| OPT_EA))
	140	+ALT(DEF_ASM_OP1(popw, 0x07, 0, OPC_WLX, OPT_SEG))
141	141
142		−ALT(DEF_ASM_OP2(xchgw, 0x90, 0, OPC_REG \| OPC_WLQ, OPT_REGW, OPT_EAX))
143		−ALT(DEF_ASM_OP2(xchgw, 0x90, 0, OPC_REG \| OPC_WLQ, OPT_EAX, OPT_REGW))
144		−ALT(DEF_ASM_OP2(xchgb, 0x86, 0, OPC_MODRM \| OPC_BWLQ, OPT_REG, OPT_EA \| OPT_REG))
145		−ALT(DEF_ASM_OP2(xchgb, 0x86, 0, OPC_MODRM \| OPC_BWLQ, OPT_EA \| OPT_REG, OPT_REG))
	142	+ALT(DEF_ASM_OP2(xchgw, 0x90, 0, OPC_REG \| OPC_WLX, OPT_REGW, OPT_EAX))
	143	+ALT(DEF_ASM_OP2(xchgw, 0x90, 0, OPC_REG \| OPC_WLX, OPT_EAX, OPT_REGW))
	144	+ALT(DEF_ASM_OP2(xchgb, 0x86, 0, OPC_MODRM \| OPC_BWLX, OPT_REG, OPT_EA \| OPT_REG))
	145	+ALT(DEF_ASM_OP2(xchgb, 0x86, 0, OPC_MODRM \| OPC_BWLX, OPT_EA \| OPT_REG, OPT_REG))
146	146
147	147	ALT(DEF_ASM_OP2(inb, 0xe4, 0, OPC_BWL, OPT_IM8, OPT_EAX))
148	148	ALT(DEF_ASM_OP1(inb, 0xe4, 0, OPC_BWL, OPT_IM8))
@@ -154,7 +154,7 @@ ALT(DEF_ASM_OP1(outb, 0xe6, 0, OPC_BWL, OPT_IM8)) · 5 unmodified lines
154	154	ALT(DEF_ASM_OP2(outb, 0xee, 0, OPC_BWL, OPT_EAX, OPT_DX))
155	155	ALT(DEF_ASM_OP1(outb, 0xee, 0, OPC_BWL, OPT_DX))
156	156
157		−ALT(DEF_ASM_OP2(leaw, 0x8d, 0, OPC_MODRM \| OPC_WLQ, OPT_EA, OPT_REG))
	157	+ALT(DEF_ASM_OP2(leaw, 0x8d, 0, OPC_MODRM \| OPC_WLX, OPT_EA, OPT_REG))
158	158
159	159	ALT(DEF_ASM_OP2(les, 0xc4, 0, OPC_MODRM, OPT_EA, OPT_REG32))
160	160	ALT(DEF_ASM_OP2(lds, 0xc5, 0, OPC_MODRM, OPT_EA, OPT_REG32))
@@ -163,48 +163,48 @@ ALT(DEF_ASM_OP2(lfs, 0x0fb4, 0, OPC_MODRM, OPT_EA, OPT_REG32)) · 2 unmodified lines
163	163	ALT(DEF_ASM_OP2(lgs, 0x0fb5, 0, OPC_MODRM, OPT_EA, OPT_REG32))
164	164
165	165	/* arith */
166		−ALT(DEF_ASM_OP2(addb, 0x00, 0, OPC_ARITH \| OPC_MODRM \| OPC_BWLQ, OPT_REG, OPT_EA \| OPT_REG)) /* XXX: use D bit ? */
167		−ALT(DEF_ASM_OP2(addb, 0x02, 0, OPC_ARITH \| OPC_MODRM \| OPC_BWLQ, OPT_EA \| OPT_REG, OPT_REG))
168		−ALT(DEF_ASM_OP2(addb, 0x04, 0, OPC_ARITH \| OPC_BWLQ, OPT_IM, OPT_EAX))
169		−ALT(DEF_ASM_OP2(addb, 0x80, 0, OPC_ARITH \| OPC_MODRM \| OPC_BWLQ, OPT_IM, OPT_EA \| OPT_REG))
170		−ALT(DEF_ASM_OP2(addw, 0x83, 0, OPC_ARITH \| OPC_MODRM \| OPC_WLQ, OPT_IM8S, OPT_EA \| OPT_REG))
	166	+ALT(DEF_ASM_OP2(addb, 0x00, 0, OPC_ARITH \| OPC_MODRM \| OPC_BWLX, OPT_REG, OPT_EA \| OPT_REG)) /* XXX: use D bit ? */
	167	+ALT(DEF_ASM_OP2(addb, 0x02, 0, OPC_ARITH \| OPC_MODRM \| OPC_BWLX, OPT_EA \| OPT_REG, OPT_REG))
	168	+ALT(DEF_ASM_OP2(addb, 0x04, 0, OPC_ARITH \| OPC_BWLX, OPT_IM, OPT_EAX))
	169	+ALT(DEF_ASM_OP2(addb, 0x80, 0, OPC_ARITH \| OPC_MODRM \| OPC_BWLX, OPT_IM, OPT_EA \| OPT_REG))
	170	+ALT(DEF_ASM_OP2(addw, 0x83, 0, OPC_ARITH \| OPC_MODRM \| OPC_WLX, OPT_IM8S, OPT_EA \| OPT_REG))
171	171
172		−ALT(DEF_ASM_OP2(testb, 0x84, 0, OPC_MODRM \| OPC_BWLQ, OPT_REG, OPT_EA \| OPT_REG))
173		−ALT(DEF_ASM_OP2(testb, 0x84, 0, OPC_MODRM \| OPC_BWLQ, OPT_EA \| OPT_REG, OPT_REG))
174		−ALT(DEF_ASM_OP2(testb, 0xa8, 0, OPC_BWLQ, OPT_IM, OPT_EAX))
175		−ALT(DEF_ASM_OP2(testb, 0xf6, 0, OPC_MODRM \| OPC_BWLQ, OPT_IM, OPT_EA \| OPT_REG))
	172	+ALT(DEF_ASM_OP2(testb, 0x84, 0, OPC_MODRM \| OPC_BWLX, OPT_REG, OPT_EA \| OPT_REG))
	173	+ALT(DEF_ASM_OP2(testb, 0x84, 0, OPC_MODRM \| OPC_BWLX, OPT_EA \| OPT_REG, OPT_REG))
	174	+ALT(DEF_ASM_OP2(testb, 0xa8, 0, OPC_BWLX, OPT_IM, OPT_EAX))
	175	+ALT(DEF_ASM_OP2(testb, 0xf6, 0, OPC_MODRM \| OPC_BWLX, OPT_IM, OPT_EA \| OPT_REG))
176	176
177		−ALT(DEF_ASM_OP1(incb, 0xfe, 0, OPC_MODRM \| OPC_BWLQ, OPT_REG \| OPT_EA))
178		−ALT(DEF_ASM_OP1(decb, 0xfe, 1, OPC_MODRM \| OPC_BWLQ, OPT_REG \| OPT_EA))
	177	+ALT(DEF_ASM_OP1(incb, 0xfe, 0, OPC_MODRM \| OPC_BWLX, OPT_REG \| OPT_EA))
	178	+ALT(DEF_ASM_OP1(decb, 0xfe, 1, OPC_MODRM \| OPC_BWLX, OPT_REG \| OPT_EA))
179	179
180		−ALT(DEF_ASM_OP1(notb, 0xf6, 2, OPC_MODRM \| OPC_BWLQ, OPT_REG \| OPT_EA))
181		−ALT(DEF_ASM_OP1(negb, 0xf6, 3, OPC_MODRM \| OPC_BWLQ, OPT_REG \| OPT_EA))
	180	+ALT(DEF_ASM_OP1(notb, 0xf6, 2, OPC_MODRM \| OPC_BWLX, OPT_REG \| OPT_EA))
	181	+ALT(DEF_ASM_OP1(negb, 0xf6, 3, OPC_MODRM \| OPC_BWLX, OPT_REG \| OPT_EA))
182	182
183		−ALT(DEF_ASM_OP1(mulb, 0xf6, 4, OPC_MODRM \| OPC_BWLQ, OPT_REG \| OPT_EA))
184		−ALT(DEF_ASM_OP1(imulb, 0xf6, 5, OPC_MODRM \| OPC_BWLQ, OPT_REG \| OPT_EA))
	183	+ALT(DEF_ASM_OP1(mulb, 0xf6, 4, OPC_MODRM \| OPC_BWLX, OPT_REG \| OPT_EA))
	184	+ALT(DEF_ASM_OP1(imulb, 0xf6, 5, OPC_MODRM \| OPC_BWLX, OPT_REG \| OPT_EA))
185	185
186		−ALT(DEF_ASM_OP2(imulw, 0x0faf, 0, OPC_MODRM \| OPC_WLQ, OPT_REG \| OPT_EA, OPT_REG))
187		−ALT(DEF_ASM_OP3(imulw, 0x6b, 0, OPC_MODRM \| OPC_WLQ, OPT_IM8S, OPT_REGW \| OPT_EA, OPT_REGW))
188		−ALT(DEF_ASM_OP2(imulw, 0x6b, 0, OPC_MODRM \| OPC_WLQ, OPT_IM8S, OPT_REGW))
189		−ALT(DEF_ASM_OP3(imulw, 0x69, 0, OPC_MODRM \| OPC_WLQ, OPT_IMW, OPT_REGW \| OPT_EA, OPT_REGW))
190		−ALT(DEF_ASM_OP2(imulw, 0x69, 0, OPC_MODRM \| OPC_WLQ, OPT_IMW, OPT_REGW))
	186	+ALT(DEF_ASM_OP2(imulw, 0x0faf, 0, OPC_MODRM \| OPC_WLX, OPT_REG \| OPT_EA, OPT_REG))
	187	+ALT(DEF_ASM_OP3(imulw, 0x6b, 0, OPC_MODRM \| OPC_WLX, OPT_IM8S, OPT_REGW \| OPT_EA, OPT_REGW))
	188	+ALT(DEF_ASM_OP2(imulw, 0x6b, 0, OPC_MODRM \| OPC_WLX, OPT_IM8S, OPT_REGW))
	189	+ALT(DEF_ASM_OP3(imulw, 0x69, 0, OPC_MODRM \| OPC_WLX, OPT_IMW, OPT_REGW \| OPT_EA, OPT_REGW))
	190	+ALT(DEF_ASM_OP2(imulw, 0x69, 0, OPC_MODRM \| OPC_WLX, OPT_IMW, OPT_REGW))
191	191
192		−ALT(DEF_ASM_OP1(divb, 0xf6, 6, OPC_MODRM \| OPC_BWLQ, OPT_REG \| OPT_EA))
193		−ALT(DEF_ASM_OP2(divb, 0xf6, 6, OPC_MODRM \| OPC_BWLQ, OPT_REG \| OPT_EA, OPT_EAX))
194		−ALT(DEF_ASM_OP1(idivb, 0xf6, 7, OPC_MODRM \| OPC_BWLQ, OPT_REG \| OPT_EA))
195		−ALT(DEF_ASM_OP2(idivb, 0xf6, 7, OPC_MODRM \| OPC_BWLQ, OPT_REG \| OPT_EA, OPT_EAX))
	192	+ALT(DEF_ASM_OP1(divb, 0xf6, 6, OPC_MODRM \| OPC_BWLX, OPT_REG \| OPT_EA))
	193	+ALT(DEF_ASM_OP2(divb, 0xf6, 6, OPC_MODRM \| OPC_BWLX, OPT_REG \| OPT_EA, OPT_EAX))
	194	+ALT(DEF_ASM_OP1(idivb, 0xf6, 7, OPC_MODRM \| OPC_BWLX, OPT_REG \| OPT_EA))
	195	+ALT(DEF_ASM_OP2(idivb, 0xf6, 7, OPC_MODRM \| OPC_BWLX, OPT_REG \| OPT_EA, OPT_EAX))
196	196
197	197	/* shifts */
198		−ALT(DEF_ASM_OP2(rolb, 0xc0, 0, OPC_MODRM \| OPC_BWLQ \| OPC_SHIFT, OPT_IM8, OPT_EA \| OPT_REG))
199		−ALT(DEF_ASM_OP2(rolb, 0xd2, 0, OPC_MODRM \| OPC_BWLQ \| OPC_SHIFT, OPT_CL, OPT_EA \| OPT_REG))
200		−ALT(DEF_ASM_OP1(rolb, 0xd0, 0, OPC_MODRM \| OPC_BWLQ \| OPC_SHIFT, OPT_EA \| OPT_REG))
	198	+ALT(DEF_ASM_OP2(rolb, 0xc0, 0, OPC_MODRM \| OPC_BWLX \| OPC_SHIFT, OPT_IM8, OPT_EA \| OPT_REG))
	199	+ALT(DEF_ASM_OP2(rolb, 0xd2, 0, OPC_MODRM \| OPC_BWLX \| OPC_SHIFT, OPT_CL, OPT_EA \| OPT_REG))
	200	+ALT(DEF_ASM_OP1(rolb, 0xd0, 0, OPC_MODRM \| OPC_BWLX \| OPC_SHIFT, OPT_EA \| OPT_REG))
201	201
202		−ALT(DEF_ASM_OP3(shldw, 0x0fa4, 0, OPC_MODRM \| OPC_WLQ, OPT_IM8, OPT_REGW, OPT_EA \| OPT_REGW))
203		−ALT(DEF_ASM_OP3(shldw, 0x0fa5, 0, OPC_MODRM \| OPC_WLQ, OPT_CL, OPT_REGW, OPT_EA \| OPT_REGW))
204		−ALT(DEF_ASM_OP2(shldw, 0x0fa5, 0, OPC_MODRM \| OPC_WLQ, OPT_REGW, OPT_EA \| OPT_REGW))
205		−ALT(DEF_ASM_OP3(shrdw, 0x0fac, 0, OPC_MODRM \| OPC_WLQ, OPT_IM8, OPT_REGW, OPT_EA \| OPT_REGW))
206		−ALT(DEF_ASM_OP3(shrdw, 0x0fad, 0, OPC_MODRM \| OPC_WLQ, OPT_CL, OPT_REGW, OPT_EA \| OPT_REGW))
207		−ALT(DEF_ASM_OP2(shrdw, 0x0fad, 0, OPC_MODRM \| OPC_WLQ, OPT_REGW, OPT_EA \| OPT_REGW))
	202	+ALT(DEF_ASM_OP3(shldw, 0x0fa4, 0, OPC_MODRM \| OPC_WLX, OPT_IM8, OPT_REGW, OPT_EA \| OPT_REGW))
	203	+ALT(DEF_ASM_OP3(shldw, 0x0fa5, 0, OPC_MODRM \| OPC_WLX, OPT_CL, OPT_REGW, OPT_EA \| OPT_REGW))
	204	+ALT(DEF_ASM_OP2(shldw, 0x0fa5, 0, OPC_MODRM \| OPC_WLX, OPT_REGW, OPT_EA \| OPT_REGW))
	205	+ALT(DEF_ASM_OP3(shrdw, 0x0fac, 0, OPC_MODRM \| OPC_WLX, OPT_IM8, OPT_REGW, OPT_EA \| OPT_REGW))
	206	+ALT(DEF_ASM_OP3(shrdw, 0x0fad, 0, OPC_MODRM \| OPC_WLX, OPT_CL, OPT_REGW, OPT_EA \| OPT_REGW))
	207	+ALT(DEF_ASM_OP2(shrdw, 0x0fad, 0, OPC_MODRM \| OPC_WLX, OPT_REGW, OPT_EA \| OPT_REGW))
208	208
209	209	ALT(DEF_ASM_OP1(call, 0xff, 2, OPC_MODRM, OPT_INDIR))
210	210	ALT(DEF_ASM_OP1(call, 0xe8, 0, OPC_JMP, OPT_ADDR))
@@ -352,7 +352,7 @@ ALT(DEF_ASM_OP1(fstsw, 0xdd, 7, OPC_MODRM \| OPC_FWAIT, OPT_EA )) · 141 unmodified lines
352	352	DEF_ASM_OP1(lidt, 0x0f01, 3, OPC_MODRM, OPT_EA)
353	353	DEF_ASM_OP1(lldt, 0x0f00, 2, OPC_MODRM, OPT_EA \| OPT_REG)
354	354	DEF_ASM_OP1(lmsw, 0x0f01, 6, OPC_MODRM, OPT_EA \| OPT_REG)
355		−ALT(DEF_ASM_OP2(lslw, 0x0f03, 0, OPC_MODRM \| OPC_WLQ, OPT_EA \| OPT_REG, OPT_REG))
	355	+ALT(DEF_ASM_OP2(lslw, 0x0f03, 0, OPC_MODRM \| OPC_WLX, OPT_EA \| OPT_REG, OPT_REG))
356	356	DEF_ASM_OP1(ltr, 0x0f00, 3, OPC_MODRM, OPT_EA \| OPT_REG)
357	357	DEF_ASM_OP1(sgdt, 0x0f01, 0, OPC_MODRM, OPT_EA)
358	358	DEF_ASM_OP1(sidt, 0x0f01, 1, OPC_MODRM, OPT_EA)
@@ -364,8 +364,8 @@ ALT(DEF_ASM_OP2(lslw, 0x0f03, 0, OPC_MODRM \| OPC_WLQ, OPT_EA \| OPT_REG, OPT_REG) · 5 unmodified lines
364	364
365	365	/* 486 */
366	366	DEF_ASM_OP1(bswap, 0x0fc8, 0, OPC_REG, OPT_REG32 )
367		−ALT(DEF_ASM_OP2(xaddb, 0x0fc0, 0, OPC_MODRM \| OPC_BWLQ, OPT_REG, OPT_REG \| OPT_EA ))
368		−ALT(DEF_ASM_OP2(cmpxchgb, 0x0fb0, 0, OPC_MODRM \| OPC_BWLQ, OPT_REG, OPT_REG \| OPT_EA ))
	367	+ALT(DEF_ASM_OP2(xaddb, 0x0fc0, 0, OPC_MODRM \| OPC_BWLX, OPT_REG, OPT_REG \| OPT_EA ))
	368	+ALT(DEF_ASM_OP2(cmpxchgb, 0x0fb0, 0, OPC_MODRM \| OPC_BWLX, OPT_REG, OPT_REG \| OPT_EA ))
369	369	DEF_ASM_OP1(invlpg, 0x0f01, 7, OPC_MODRM, OPT_EA )
370	370
371	371	DEF_ASM_OP2(boundl, 0x62, 0, OPC_MODRM, OPT_REG32, OPT_EA)
@@ -375,7 +375,7 @@ ALT(DEF_ASM_OP2(cmpxchgb, 0x0fb0, 0, OPC_MODRM \| OPC_BWLQ, OPT_REG, OPT_REG \| OP · 3 unmodified lines
375	375	DEF_ASM_OP1(cmpxchg8b, 0x0fc7, 1, OPC_MODRM, OPT_EA )
376	376
377	377	/* pentium pro */
378		−ALT(DEF_ASM_OP2(cmovo, 0x0f40, 0, OPC_MODRM \| OPC_TEST \| OPC_WLQ, OPT_REGW \| OPT_EA, OPT_REGW))
	378	+ALT(DEF_ASM_OP2(cmovo, 0x0f40, 0, OPC_MODRM \| OPC_TEST \| OPC_WLX, OPT_REGW \| OPT_EA, OPT_REGW))
379	379
380	380	DEF_ASM_OP2(fcmovb, 0xdac0, 0, OPC_REG, OPT_ST, OPT_ST0 )
381	381	DEF_ASM_OP2(fcmove, 0xdac8, 0, OPC_REG, OPT_ST, OPT_ST0 )

x86-asm: Consolidate insn descriptions

Keyboard shortcuts

General

Issues and pull requests

Issues, pull requests and Inbox

Repository code